北歐文具用品客製設計交流論壇

標題: 狠甩三星,台积電推出5纳米開放创新平台設計架构 [打印本頁]

作者: admin 時間: 2021-12-31 16:19
標題: 狠甩三星,台积電推出5纳米開放创新平台設計架构
台积電製程技能领先幅度延续扩展，3日正式颁布發表在開放立异平台(Open Innovation Platform；OIP)之下推出5纳米設計架构的完备版本，协助客户实現支撑下一世代先辈举措及高效能运算利用產物的5纳米体系单芯片設計，方针锁定具备高發展性的5G與人工智能(AI)市場。

全世界7纳米如下先辈製程疆場，只剩下台积電、三星(Samsung Electronics)和英特尔(Intel)等3家参赛者，不外，随著台积電争先進入7纳米製程，且支撑极紫外光(EUV)微影技能的7纳米增强版(7+)製程已按既按時程于3月尾量產，而全程采纳EUV技能的5纳米製程亦已進入试產後，不但製程技能已與英特尔平起平坐，更是将估计2020年才會進入7纳米EUV世代的三星狠甩在後，在晶圆代工邦畿可望進一步扩展。

随著台积電争先進入7纳米製程，且全程采纳EUV技能的5纳米製程亦已進入试產後，不但製程技能已與英特尔平起平坐，更是将三星狠甩在後。法新社

台积電3日颁布發表，在開放立异平台之下推出5纳米設計架构的完备版本，协助客户实現支撑下一世代先辈举措及高效能运算利用產物的5 纳米体系单芯片設計，方针锁定具备高發展性的5G與AI市場。電子設計主動化及矽智财带领廠商與台积電已透過量种芯片测试载具互助開辟并完成总体設計架构的验证，包含技能档案、製程設計套件、东西、参考流程、和矽智财。

台积電5纳米製程已進入试產阶段，可以或许供给芯片設計業者全新品级的效能及功耗最好化膝蓋保暖套,解决方案，支撑来世代的高阶举措及高效能运算利用產物。相较于7纳米製程，5纳米立异的微缩功效在ARM Cortex-A72 的焦点上可以或许供给1.8倍的逻辑密度，速率增快15%，在此製程架构之下也發生出优秀的SRAM及类比面积缩减。

5纳米製程享有极紫外光微影技能所供给的製程简化效益，同時也在良率進修上展示了出色的希望，相较于台积電前几代製程，在不异對應的阶段，到达了最好的技能成熟度。

台积電5纳米設計架构包含5纳米設計法则手册、SPICE模子、製程設計套件、和經由過程矽晶验证的根本與接口矽智财，而且周全支撑經由過程验证的電子設計主動化东西及設計流程。在業界最大設計生态体系資本的支撑下，台积電與客户之間已開展密集的設計互助，為產物設計定案、试產勾當與早期送样打下杰出根本。

台积電钻研成长與技能成长副总司理侯永清暗示，台积電5纳米技能可以或许供给客户業界最先辈的逻辑製程，助其解决AI及5G所動员對付更多运算能力的需求。在5纳米世代，設計與製程必要紧密亲密的配合最好化，是以，台积電與設計生态体系火伴慎密的互助，以确保在客户必要時可以或许供给經過验证的矽智财组合與電子設計主動化东西。

最新的5纳米製程設計套件今朝已可获得用来支撑出產設計，包含電路元件符号、参数化元件、電路網表天生及設計东西技能档案，可以或许协助启動全部設計流程，从客製化設計、電路摹拟、实体实作、虚拟填充、電阻電容撷取到实体验证及签核。

台积電與設計生态体系火伴互助，包含益華(Cadence)、新思科技(Synopsys)、Mentor Graphics、和ANSYS，透過台积電開放立异平台電子設計主動化验证專案来举行全線電子設計主動化东西的验证，此验证專案的焦点涵盖矽晶為主的電子設計主動化东西范围，包含摹拟、实体实作(客製化設計、主動结构與绕線) 、時序签核(静态時序阐發、晶体管级静态時序阐發)、電子迁徙及压降阐發(闸级與晶体管级) 、实体验证(設計规范验证、電路结构验证)、和電阻電容撷取。透過此验证專案，台积電與電子設計主動化火伴可以或许实現設計东西来支撑5纳米設計法例，确保需要的正确性，改良绕線能力，以到达功耗、效能、面积的最好化，协助客户充实操纵台积電5纳米製程技能的上風。

除东西验证外，台积電也联袂電子設計主動化火伴完成更進一层的設計流程验证，透過完整的东西與流程的開辟、改良及验证，台积電的客户采纳5纳米製程技能可以或许具有最好的解决方案将設計付诸实作，收缩設計周转時候，到达初次投片即乐成的方针。别的，台积電也供给参考流程支撑举措及高效能运算利用，针對新的設計法子以晋升設計的质量與效力。

此外，5纳米設計架构供给完整的矽智财组合，筹备支撑先辈举措范畴及高效能运腎虛怎麼辦,算利用的需求。根本矽智财包含高密度及高效能的尺度資料库组與存储器编译器，已可从台积電及其矽智财生态体系火伴获得。台积電矽智财火伴也供给接口矽智财焦点，支撑举措运算及高效能运算。今朝台积電客户可經過TSMC Online下载全部台积電5纳米設計架构。

為進一步支撑台积電5纳米設計架构的出產版本，Cadence 已經由過程台积電最新的5纳米1.0版本验证進程，而且供给矽智财及集成的东西、流程及法子，来支撑传统與云端情况，包含台积電的開放立异平台虚拟設計情况，以确保客户可以或许具有无間缝的利用者履历。

比拟之下，三星半年前就颁布發表7纳米EUV製程進入量產，但迄今却未見真正采纳的產物，包含三星最新手機亦未利用自家7纳米EUV製程。而据日前三星颁布的資料显示，華城廠區估计2019年末才會周全竣工，也就是中7纳米EUV製程真正直量出產時程将是在2020年中，今朝客户也只有與其告竣互助协议的IBM，因為製程已後進台积電，苹果(Apple)、高通(Qualco汽車清新除臭劑,妹妹)、NVIDIA等應不會在7纳米EUV世代中冒险转单三星，而超微(AMD)更早已颁布發表7纳米如下周全拥抱台积電，其它如赛灵思(Xilinx)、恩智浦(NXP)、德仪(TI)，和在智能型手機疆場與三星厮杀的華為，更不會與三星互助。市場也预期，砸下重金投入7纳米如下製程的三星，杀價抢客户势在必行，其良率和台积電產能表示将是對战關头。

歡迎光臨北歐文具用品客製設計交流論壇 (http://yks-house.com.tw/)